包括更包括浅掺杂区333a、333b以及浅掺杂区335a、335b。浅掺杂区333a、333b位于源极区336与连接区334之间，且浅掺杂区333a、333b分别位于通道区332a的不同二侧。浅掺杂区335a、335b位于漏极区338与连接区334之间，且浅掺杂区335a、335b分别位于通道区332b的不同二侧。浅掺杂区333a、333b、335a、335b可抑制第三主动元件T3的漏电流。此外，第一重复单元300C更包括与第三像素电极PE3对应设置的第二颜色滤光图案层CF3。若第二颜色滤光图案层CF2可选择性地为蓝色滤光图案层，则第一颜色滤光图案层CFl可为红色或绿色滤光图案层之一，而第三颜色滤光图案层CF3可为红色或绿色滤光图案层之另一，但本发明不以此为限。
[0095]图17的第一重复单元300C可用以取代前述图13、图14的主动元件阵列基板1000F、1000G中的第一重复单元300，而构成各式的主动元件阵列基板，于此便不再重复绘示。此外，当第一重复单元300C取代前述的图14的第一重复单元3001而并与第二重复单元200搭配排列时，第二重复单元200 (如图8所示)更可包括与其像素电极PE对应的滤光图案层(未绘示)，而与像素电极PE对应的滤光图案层的颜色可依实际需求而定。以第一重复单元300C构成的所述各式主动元件阵列基板具有与主动元件阵列基板1000F类似的功效与优点，于此亦不再重述。
[0096]综上所述，在本发明一实施例的主动元件阵列基板中，第一遮蔽图案层同时与相邻的第一半导体图案层以及第二半导体图案层重叠。藉此，第二半导体图案层与第二遮蔽图案层之间的电容能够补偿第一半导体图案层与第一遮蔽图案层之间的电容与对第一像素电极位准的影响，进而改善串音问题。
[0097]在本发明另一实施例的主动元件阵列基板中，遮蔽图案层与第一半导体图案层重叠，而第二半导体图案层不与任何遮蔽图案层重叠。由于包括第二主动元件及第二像素电极的第二像素结构不具有任何遮蔽图案层，因此第二像素结构与包括第一主动元件、第一像素电极和遮蔽图案层的第一像素结构之间的耦合电容量小，而有助于降低显示面板的负载，并可同时提升显示面板的开口率。
[0098]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求保护范围所界定者为准。
【主权项】
1.一种主动元件阵列基板，包括: 一第一扫描线； 一第一数据线以及一第二数据线； 一第一主动元件，包括: 一第一栅极，与该第一扫描线电性连接； 一第一半导体图案层，与该第一栅极重叠设置；以及 一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接； 一第一像素电极，与该第一主动元件的该第一漏极电性连接； 一第二主动元件，包括: 一第二栅极，与该第一扫描线电性连接； 一第二半导体图案层，与该第二栅极重叠设置；以及 一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接； 一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及一第一遮蔽图案层，与该第一半导体图案层以及该第二半导体图案层重叠，其中该第一遮蔽图案层与该第二数据线重叠且不与该第一数据线重叠。2.如权利要求1所述的主动元件阵列基板，其特征在于，更包括: 一第二遮蔽图案层，与该第一遮蔽图案层分离开来，其中该第二遮蔽图案层与该第一数据线重叠且不与该第二数据线重叠；以及 一第三遮蔽图案层，与该第一遮蔽图案层及该第二遮蔽图案层分离开来，其中该第三遮蔽图案层与该第二半导体图案层重叠且不与该第一数据线以及该第二数据线重叠。3.如权利要求1所述的主动元件阵列基板，其特征在于，该第一数据线的极性与该第二数据线的极性不相同。4.如权利要求3所述的主动元件阵列基板，其特征在于，该第一遮蔽图案层与该第一半导体图案层之间具有一第一电容，而该第一遮蔽图案层与该第二半导体图案层之间具有一第二电容。5.如权利要求1所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一U形半导体图案层，该第一 U形半导体图案层的两端位于该第一扫描线的一侧，且该第一U形半导体图案层的一中心部位于该第一扫描线的另一侧，而该第二半导体图案层为一第二U形半导体图案层，该第二 U形半导体图案层的两端位于该第一扫描线的一侧，且该第二U形半导体图案层的一中心部位于该第一扫描线的另一侧。6.如权利要求5所述的主动元件阵列基板，其特征在于，该第一主动元件以及该第二主动元件分别为一双栅极薄膜晶体管。7.如权利要求1所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一U形半导体图案层，该U形半导体图案层的两端位于该第一扫描线的一侧，且该U形半导体图案层的一中心部位于该第一扫描线的另一侧，而该第二半导体图案层为一 L形半导体图案层，该L形半导体图案层的一端位于该第一扫描线的一侧，且该L形半导体图案层的另一端位于该第一扫描线的另一侧。8.—种主动元件阵列基板，其特征在于，包括: 一第一扫描线； 一第一数据线以及一第二数据线； 一第一主动元件，包括: 一第一栅极，与该第一扫描线电性连接； 一第一半导体图案层，与该第一栅极重叠设置；以及 一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接； 一第一像素电极，与该第一主动元件的该第一漏极电性连接； 一第二主动元件，包括: 一第二栅极，与该第一扫描线电性连接； 一第二半导体图案层，与该第二栅极重叠设置；以及 一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接； 一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及一遮蔽图案层，与该第一半导体图案层重叠，其中该第二半导体图案层不与任何遮蔽图案层重叠。9.如权利要求8所述的主动元件阵列基板，其特征在于，更包括: 一第一颜色滤光图案层，对应该第一像素电极设置；以及 一第二颜色滤光图案层，对应该第二像素电极设置，其中该第一颜色滤光图案层为红色或绿色滤光图案层，且该第二颜色滤光图案层为蓝色滤光图案层。10.如权利要求8所述的主动元件阵列基板，其特征在于，更包括: 一第三数据线； 一第三主动元件，包括: 一第三栅极，与该第一扫描线电性连接； 一第三半导体图案层，与该第三栅极重叠设置；以及 一第三源极以及一第三漏极，与该第三半导体图案层电性连接，且该第三源极与该第一数据线电性连接；以及 一第三像素电极，与该第三主动元件的该第三漏极电性连接，其中该第三半导体图案层不与任何遮蔽图案层重叠。11.如权利要求10所述的主动元件阵列基板，其特征在于，更包括: 一第一颜色滤光图案层，对应该第一像素电极设置； 一第二颜色滤光图案层，对应该第二像素电极设置；以及 一第三颜色滤光图案层，对应该第三像素电极设置，其中该第一颜色滤光图案层为绿色滤光图案层，且该第二颜色滤光图案层以及该第三颜色滤光图案层分别为红色滤光图案层以及蓝色滤光图案层。12.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一U形半导体图案层，该第一 U形半导体图案层的两端位于该第一扫描线的一侧，且该第一U形半导体图案层的一中心部位于该第一扫描线的另一侧，且该第二半导体图案层为一第二U形半导体图案层，该第二 U形半导体图案层的两端位于该第一扫描线的一侧，且该第二U形半导体图案层的一中心部位于该第一扫描线的另一侧。13.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一 L形半导体图案层，该第一 L形半导体图案层的一端位于该第一扫描线的一侧，且该第一L形半导体图案层的另一端位于该第一扫描线的另一侧；且该第二半导体图案层为一第二L形半导体图案层，该第二 L形半导体图案层的一端位于该第一扫描线的一侧，且该第二 L形半导体图案层的另一端位于该第一扫描线的另一侧。14.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一U形半导体图案层，该U形半导体图案层的两端位于该第一扫描线的一侧，且该U形半导体图案层的一中心部位于该第一扫描线的另一侧，且该第二半导体图案层为一 L形半导体图案层，该L形半导体图案层的一端位于该第一扫描线的一侧，且该L形半导体图案层的另一端位于该第一扫描线的另一侧。15.一种主动元件阵列基板，其特征在于，包括: 多个第一重复单元，每一重复单元包括: 一第一扫描线； 一第一数据线以及一第二数据线； 一第一主动元件，包括: 一第一栅极，与该第一扫描线电性连接； 一第一半导体图案层，与该第一栅极重叠设置；以及 一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接； 一第一像素电极，与该第一主动元件的该第一漏极电性连接； 一第二主动元件，包括: 一第二栅极，与该第一扫描线电性连接； 一第二半导体图案层，与该第二栅极重叠设置；以及 一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接； 一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及一遮蔽图案层，与该第一半导体图案层重叠，其中该第二半导体图案层不与任何遮蔽图案层重叠；以及 多个第二重复单元，与该些第一重复单元搭配排列，每一第二重复单元包括至少一扫描线、至少一数据线、与该扫描线以及该数据线电性连接的至少一主动元件、与该至少一主动元件电性连接的至少一像素电极以及对应该主动元件设置的至少一遮光图案层。16.一种主动元件阵列基板，其特征在于，包括: 多个第一重复单元，每一第一重复单元包括: 一第一扫描线； 一第一数据线以及一第二数据线； 一第一主动元件，包括: 一第一栅极，与该第一扫描线电性连接； 一第一半导体图案层，与该第一栅极重叠设置；以及 一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接； 一第一像素电极，与该第一主动元件的该第一漏极电性连接； 一第二主动元件，包括: 一第二栅极，与该第一扫描线电性连接； 一第二半导体图案层，与该第二栅极重叠设置；以及 一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接； 一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及一第一遮蔽图案层，与该第一半导体图案层以及该第二半导体图案层重叠，其中该第一遮蔽图案层与该第二数据线重叠且不与该第一数据线重叠；以及 多个第二重复单元，与该些第一重复单元搭配排列，每一第二重复单元包括至少一扫描线、至少一数据线、与该扫描线以及该数据线电性连接的至少一主动元件、与该至少一主动元件电性连接的至少一像素电极以及对应该主动元件设置的至少一遮光图案层。
【专利摘要】本发明公开了一种主动元件阵列基板包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极与第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、第一半导体图案层、与第一数据线电性连接的第一源极以及第一漏极。第二主动元件包括与第一扫描线电性连接的第二栅极、第二半导体图案层、与第二数据线电性连接的第二源极以及第二漏极。第一遮蔽图案层与第一半导体图案层及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。
【IPC分类】G09G3/20
【公开号】CN105206219
【申请号】CN201510725318
【发明人】苏志中, 陈勃学, 陈亦伟, 谢秀春
【申请人】友达光电股份有限公司
【公开日】2015年12月30日
【申请日】2015年10月30日