包括多个晶体管单元的半导体器件与制造方法
【技术领域】
[0001]本申请涉及半导体领域，尤其涉及一种包括多个晶体管单元的半导体器件与制造方法。
【背景技术】
[0002]半导体器件譬如绝缘栅场效应晶体管(IFGET)，例如金属氧化物半导体场效应晶体管(MOSFET)被广泛地用于半导体应用。很多应用要求半导体器件具有低的输出电容。在开关模式电源器件(譬如谐振半桥LLC转换器)中，整流元件使低输出电容被需求以避免在轻载或无负载运行中的缺点。
【发明内容】
[0003]通过独立权利要求的教导，发明目的可以实现。其它的实施例在从属权利要求中被定义。
[0004]依据半导体器件的实施例，该半导体器件包括多个晶体管单元。每个晶体管单元包括:自第一表面延伸进入半导体本体中的漂移区的沟槽，所述漂移区是第一导电类型。该半导体器件还包括栅电极结构。该半导体器件还包括在沟槽中的场电极结构和第一介电结构。掺杂区由所述漂移区包围并且对所述沟槽的底侧加衬。该掺杂区为第一导电类型并具有低于所述漂移区的掺杂浓度。第一介电结构包括位于所述沟槽的相对侧壁中的每个与所述场电极结构之间的场介电部，以及位于所述沟槽的相对侧壁中的每个与所述栅电极结构之间的栅介电部。栅介电部的厚度小于所述场介电部的厚度。
[0005]依据半导体器件的另一实施例，该半导体器件包括多个晶体管单元。每个晶体管单元包括:自第一表面延伸进入半导体本体中的漂移区的沟槽，所述漂移区是第一导电类型。该半导体器件还包括栅电极结构。该半导体器件还包括在沟槽中的场电极结构和第一介电结构。沟槽中的第一介电结构包括位于所述沟槽的相对侧壁中的每个与所述场电极结构之间的第一部、位于所述沟槽的底侧和所述场电极结构之间的第二部，以及位于所述沟槽的相对侧壁中的每个与所述栅电极结构之间的第三部，所述第一部在平行于所述第一表面的方向上具有第一厚度山，所述第二部在垂直于所述第一表面的方向上具有第二厚度d2，所述第三部在平行于所述第一表面的方向上具有第三厚度d3，所述第一厚度小于所述第二厚度，并且所述第三厚度小于第一厚度。
[0006]另外的实施例关于用于形成包括多个晶体管单元得到半导体器件的方法。形成自第一表面延伸进入半导体本体中的漂移区的沟槽，所述漂移区是第一导电类型。该方法还包括形成由漂移区包围并对所述沟槽的底侧进行加衬的掺杂区。所述掺杂区是第一导电类型且具有比所述漂移区更低的掺杂浓度。该方法还包括在所述沟槽中形成第一介电结构和场电极结构。该方法还包括形成栅电极结构，其中所述第一介电结构包括位于所述沟槽的相对侧壁中的每个与所述场电极结构之间的场介电部，以及位于所述沟槽的相对侧壁中的每个与所述栅电极结构之间的栅介电部，其中所述栅介电部的厚度小于所述场介电部的厚度。
[0007]本领域技术人员将通过阅读下面详细的描述和查看附图来认识到额外的功能和优点。
【附图说明】
[0008]附图被用来提供进一步的本发明的理解，并且被引入和组成说明书的一部分。附图描述本发明的实施例，并且和说明书一起用来解释发明的原理。本发明的其他实施例和很多的目的随着参照随后的详细的描述更容易地理解，它们将容易地被理解。附图中的元素不必须彼此相对成比例。类似的参考数字指定对应的类似的部分。
[0009]图1和2描述半导体器件的横截面示意图，其包括被配置为减少包括场电极结构的沟槽底部处的电容的掺杂区；
[0010]图3和4描述了半导体器件的横截面示意图，其包括位于沟槽底部的介电结构，该介电结构被配置为减少包括场电极结构的沟槽底部处的电容；
[0011]图5和6描述了半导体器件实施例的横截面示意图，其包括用于减少包括场电极结构的沟槽底部的电容措施；
[0012]图7描述了制造图1或2所示的半导体器件的方法的一个实施例的流程示意图。
【具体实施方式】
[0013]在随后的详细描述中，参照构成其一部分的附图，并且通过描述附图，本发明可以在特定的实施例中实施。可以理解的是，其他的实施例可以被使用，并且可以进行结构或逻辑变化，而不背离本发明的范围。例如，作为一个实施例的一部分的所描述或描写的功能可以被与其他实施例结合使用，以产生另外的实施例。本发明可以包括这些变化。所描述的示例使用特定的语言，其并不意在限制所附权利要求的范围。该附图并不按比例，并且仅仅用来描述目的。为了清楚，如果没有另外说明，相同元件或制造过程使用相同的参考图示在不同的图中指定。
[0014]在本说明书中，术语“电耦合”并不意味着元件必须直接地耦合。相反的，在“电耦合”的元件之间可以存在中间元件。作为示例，该中间元件中的零个、部分或全部可以是可控地以提供低电阻连接，并且在另外的时刻，在“电耦合”的元件之间可以是非低电阻连接。术语“电连接”用于描述相互电连接的元件之间的低电阻电连接，例如，通过金属和/或高掺杂半导体形成的连接。
[0015]附图通过紧接在掺杂类型“η”或“p”之后指示或“ + ”示出相对掺杂浓度。例如，“η_”意思是其掺杂浓度低于“η”掺杂区的掺杂浓度，同时“η+”掺杂区的掺杂浓度高于“η”掺杂区的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区可具有相同或者不同的绝对掺杂浓度。这同样适用于η_掺杂和ρ+掺杂区。在下面描述的实施例中，所描述的半导体区域的导电类型被标识为η型或Ρ型，例如，η-、η、η+、ρ-、ρ和ρ+中的一个。在每个所述的实施例中，所描述的半导体区域的导电类型反之亦然。换句话说，对于下述的任一实施例的可替换的实施例中，所描述的Ρ型区可以是η型区，η型区可以是ρ型区。
[0016]术语，譬如，“第一”、“第二”等等被用来描述不同的结构、元件、区域、部分等，并且不旨在限制。在说明书中，相同的术语指向相同的元件。
[0017]术语“具有(having)”、“包括(containing、including、comprising) ” 等是开放式，且该术语指示所陈述的结构、元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the) ”旨在包括复数形式以及单数形式，除非上下文另有明确说明
[0018]图1描述了依据实施例的半导体器件100的一部分的横截面。更特别地，图1描述了半导体器件100的晶体管单元阵列的一部分。该晶体管单元阵列是有源器件区，其包括多个晶体管单元1001、1002，每个晶体管单元包括栅电极、源区和体区，栅电位可以被施加至栅电极。该多个晶体管单元通过将它们的源区相互电连接来实现并联。在晶体管单元阵列中所有的晶体管结构中的漂移区和漏区均相同。该晶体管单元阵列位于半导体本体的中心部分中，该中心部分邻接边缘终止区，该边缘终止区包括边缘终止结构，譬如场板、边缘终止沟槽、结终止延伸(junct1n terminat1n extens1n, JTE)结构、横向变化掺杂(variat1n of lateral doping, VLD)结构或该些任意的接合。
[0019]半导体器件100包括半导体本体102，该半导体本体102具有第一表面104和与该第一表面104相对的第二表面106。该半导体本体102包括p型体区108、η型漂移区110和η++型漏区112。沟槽114自第一表面104延伸进入半导体本体102中。该η型漂移区110邻接沟槽114的下部。Ρ型体区108邻接沟槽114的上部。η++型源区116被布置在ρ型体区108中并且邻接沟槽114。η++型源区116被电耦接至第一表面104上的源接触区118。Ρ型体区108还被电耦接至源接触区118，源电压可以被施加至源接触区118。
[0020]η++型或高掺杂的漏区112被电耦接至第二表面106上的漏接触区120。第二表面106可以构成半导体本体102的后侧，并且第一表面104可以构成半导体本体102的前侦1|。依据另一实施例，η++型漏极可以被布置为第一表面104处的上漏(up-drain)级。
[0021]在半导体器件100中，源区116和漏区110在本实施例中以第一导电类型的掺杂剂进行掺杂，例如，用砷(As)来进行η型掺杂。然而，磷(Ρ)、硫(S)和/或锑(Sb)或其任何组合可以被用作η型掺杂剂。相比之下，体区108以第二导电类型的掺杂剂进行掺杂，譬如，例如硼(Β)、铝(Α1)和/或铟(In)作为ρ类型掺杂剂。因此，取决于用于个体区的掺杂剂，η沟道或ρ沟道场效应晶体管可以形成半导体器件100。
[0022]场电极结构122被布置在沟槽114的下部，并且栅电极124被布置在沟