的任何和所有组合。
[0064]将理解的，如果一元件被称为“连接到”或“联接到”另一元件，它可以直接连接或联接到该另一元件，或者可以存在中间元件。相反，如果一元件被称为“直接连接到”或“直接联接到”另一元件，不存在中间元件。用于描述元件之间的关系的其他词语应当以类似的方式解释(例如，“在...之间”与“直接在...之间”，“相邻”与“直接相邻”等)。
[0065]这里使用的术语仅是为了描述【具体实施方式】的目的，而不旨在限制示例实施方式。如这里所用的，单数形成“一”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。还将理解的，当这里使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
[0066]为了描述的方便，这里可以使用空间关系术语(例如，“下面”、“下方”、“下”、“上方”、“上”等)来描述一个元件或特征与另一元件或特征如附图所示的关系。将理解，空间关系术语旨在涵盖除了附图所示的取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件将会取向在该其他元件或特征的“上方”。因此，例如，术语“下面”可以涵盖之上以及之下两种取向。器件也可以被另外地取向(旋转90度或在其它取向)，这里使用的空间关系描述语被相应地解释。
[0067]这里参照截面图描述了示例实施方式，这些图是理想化的实施例(和中间结构)的示意图。因而，由于例如制造技术和/或公差引起的图示的形状的变化是可预期的。因此，示例实施例不应被解释为限于这里所示的区域的特定形状，而是可以包括由例如制造引起的形状偏差。例如，被示出为矩形的注入区可以具有圆化或弯曲的特征和/或在其边缘处的(例如，注入浓度的)梯度而不是从注入区到非注入区的二元变化。类似地，通过注入形成的埋入区可以引起埋入区与通过其发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域在本质上是示意性的，它们的形状不旨在示出器件的区域的真实形状并且不限制该范围。
[0068]虽然一些截面图的相应平面图和/或透视图没有被示出，但是这里示出的器件结构的截面图为多个器件结构提供支持，该多个器件结构沿着如将在平面图中示出的两个不同的方向和/或如将在透视图中示出的三个不同的方向上延伸。该两个不同的方向可以彼此垂直或可以不彼此垂直。该三个不同的方向可以包括第三方向，该第三方向可以垂直于所述两个不同的方向。多个器件结构可以被集成在相同的电子器件中。例如，当在截面图中示出器件结构(例如，存储器单元结构或晶体管结构)时，电子器件可以包括多个器件结构(例如，存储器单元结构或晶体管结构)，如将由该电子器件的平面图所示出的。多个器件结构可以布置成阵列和/或二维图案。
[0069]除非另外地限定，否则这里使用的所有术语(包括技术和科学术语)具有示例实施方式所属的领域的普通技术人员所通常理解的相同的含义。还将理解的，术语诸如通用字典中限定的那些应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，而不应被解释为理想化或过度形式化的含义，除非这里明确地如此限定。
[0070]为了更具体地描述示例实施方式，将参照附图详细描述各个特征。然而，所描述的示例实施方式不限于此。
[0071]本发明构思的示例实施方式涉及半导体器件，更具体地，涉及包括设置在生产线后端工序中的金属-绝缘体-金属(Mm)电容器的半导体器件。
[0072]在下文，将参照图1至图3描述根据本发明构思的实施方式的半导体器件。
[0073]图1是包括根据本发明构思的示例实施方式的半导体器件的半导体芯片的示意平面图。图2是图1的部分P的放大图。图3为沿图2的线A-A截取的截面图。
[0074]首先，参照图1，多个外部端子ET可以布置在半导体芯片20的一个表面上，该半导体芯片20包括根据本发明构思的示例实施方式的半导体器件。
[0075]多个外部端子ET大体地且规则地(例如，以一图案)布置在半导体芯片20的一个表面上，但是仅为了易于描述而示出，并且不限于此。
[0076]多个外部端子ET可以具有例如球形或柱形。球形外部端子ET可以包括例如锡银(SnAg)合金或锡(Sn)，但是不限于此。具有柱形的外部端子ET可以是金凸块、或下凸块和上凸块的结合类型，该下凸块包括镍(Ni)、铜(Cu)、钯(Pd)、铂(Pt)、金(Au)或其组合，该上凸块包括锡银(SnAg)合金或锡(Sn)，但是不限于此。
[0077]图1中示出芯片的形状，其中晶片被分成多块，但是不限于此。也就是，图1可以示出在被分成多个芯片之前的晶片单元。
[0078]包括根据本发明构思的示例实施方式的半导体器件的半导体芯片20可以是例如存储器芯片、逻辑芯片等。当半导体芯片20是逻辑芯片时，半导体芯片20可以通过考虑到执行的计算等而被不同地设计。当半导体芯片20是存储器芯片时，该存储器芯片可以是例如非易失性存储器芯片。具体地，该存储器芯片可以是快闪存储器芯片。更具体地，该存储器芯片可以是NAND快闪存储器芯片和NOR快闪存储器芯片中的任意一个。然而，存储器器件的形式不限于此。
[0079]在本发明构思的示例实施方式中，存储器芯片可以包括相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM)。
[0080]半导体芯片20没有被分成(或分类为)存储器芯片或逻辑芯片，而是可以是其中存储器芯片和逻辑芯片被一起实现的混合芯片。
[0081]参照图2和图3，根据本发明构思的示例实施方式的半导体器件I可以包括层间绝缘层110、第一电容器结构120、第一端子焊盘140等。
[0082]具体地，基板100可以是体硅或绝缘体上硅(SOI)。不同于此，基板100可以是硅基板或可以包括另外的材料，例如硅锗、锑铟、碲铅化合物、铟砷、磷化铟、砷化镓、或锑镓，但是不限于此。
[0083]层间绝缘层110可以形成在基板100的一个表面上。层间绝缘层110可包括下层间绝缘层112、中间层间绝缘层114、上层间绝缘层116等。
[0084]下层间绝缘层112、中间层间绝缘层114和上层间绝缘层116的每个可以包括例如娃氧化物、娃氮化物、娃氮氧化物和低介电材料(low-dielectric material)中的至少一个。
[0085]低介电材料可以包括例如可流动的氧化物(FOX)、tonen silazene (TOSZ)、未掺杂的石英玻璃(USG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、等离子体增强正硅酸乙酯(PETEOS)、氟硅酸盐玻璃(FSG)、碳掺杂的硅氧化物(⑶O)、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、二苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合材料、或其组合，但是不限于此。
[0086]虽然没有在图3中示出，但是用于执行半导体器件(例如，晶体管、二极管等)的功能的电路图案可以形成在基板100的一个表面与层间绝缘层110之间。
[0087]下层间绝缘层112可以包括下布线结构115。下布线结构115可以将电路图案连接到彼此，电连接电路图案和外部端子，或与下面将描述的第一电容器结构120电连接。
[0088]下布线结构115可以包括例如铜(Cu)、铝(Al)、钴(Co)、钛(Ti)、氮化钛(TiN)、钽(Ta)和氮化钽(TaN)中的至少一个，但是不限于此。
[0089]中间层间绝缘层114可以形成在下层间绝缘层112上。第一电容器结构120可以形成在中间层间绝缘层114中。此外，与第一电容器结构120电连接的导电布线可以进一步形成在中间层间绝缘层114中。
[0090]上层间绝缘层116可以形成在中间层间绝缘层114上。上层间绝缘层116可以包括上布线结构117。上布线结构117可以与第一端子焊盘140连接并将第一端子焊盘140和下布线结构115彼此电连接。
[0091]上布线结构117可以包括例如铜(Cu)、铝(Al)、钴(Co)、钛(Ti)、氮化钛(TiN)、钽(Ta)和氮化钽(TaN)中的至少一个，但是不限于此。
[0092]第一电容器结构120可以设置在层间绝缘层110中。更具体地，第一电容器结构120可以设置在中间层间绝缘层114中。第一电容器结构120可以例如与下布线结构115和/或上布线结构117电连接。
[0093]第一电容器结构120可以包括第一通孔120h。第一通孔120h可以具有第一周缘120c。第一电容器结构120的上部和第一电容器结构120的下部可以通过第一通孔120h连接到彼此。
[0094]在图2中，示出第一通孔120h具有八边形形状，但仅是用于方便描述而不限于此。
[0095]第一电容器结构120可以包括顺序地层叠在下层间绝缘层112上的第一下电极121、第一电容器绝缘层122和第一上电极123。
[0096]第一下电极121可以包括导电材料并可以包括例如从导电金属氮化物(例如，钛氮化物、钽氮化物或钨氮化物)、金属(例如，钌、铱、钛或钽)、和导电金属氧化物(例如，铱氧化物)中选择的至少一个。
[0097]第一电容器绝缘层122可以包括例如硅氧化物、硅氮化物、硅氮氧化物、和高介电常数材料中的至少一个。第一电容器绝缘层122可以包括例如铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌中的至少一个，但是不限于此。
[0098]第一上电极123可以包括例如从导电金属氮化物(例如，钛氮化物、钽氮化物或钨氮化物)、金属(例如，舒、铱、钛或钽)、和导电金属氧化物(例如，铱氧化物)中选择的至少一个。
[0099]第一端子焊盘140可以设置在层间绝缘层110上。也就是，第一端子焊盘140可以设置在第一电容器结构120上。第一端子焊盘140可以包括金属诸如铝(Al)等。
[0100]第一端子焊盘140的周缘140c可以通过与第一端子焊盘140的侧壁140s相连接来限定。在平面图上，第一端子焊盘140的周缘140c可以位于第一通孔120h的周缘120c内。也就是，第一端子焊盘140的周缘140c可以被第一通孔120h的周缘120c覆盖，但是不限于此。
[0101]在图2中，示出第一端子焊盘140具有诸如岛的形状，但是仅用于方便描述而不限于此。也就是，与第一端子焊盘140连接的连接线可以从第一端子焊盘140的周缘140c在一个方向上延伸。结果，第一端子焊盘140和包括从第一端子焊盘140延伸的连接线的金属线可以设置在层间绝缘层110上。
[0102]在图2中，示出第一端子焊盘140的周缘140c具有八边形形状，但是仅用于方便描述而不限于此。
[0103]第一端子焊盘140可以是与形成在第一外部端子150的一个表面和第一基板100的一个表面上的电路图案电连接的焊盘，但是不限于此。
[0104]第一端子焊盘140的周缘140c可以位于第一通孔120h的周缘120c内。因此，第一端子焊盘140可以不与第一电容器结构120交叠。
[0105]换句话说，第一端子焊盘140的周缘140c可以通过与第一端子焊盘140的侧壁140s相连接来限定。由于第一端子焊盘140的周缘140c位于第一通孔120h