嵌入式板及其制造方法
【专利说明】嵌入式板及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年2月28日递交的题为“嵌入式板及其制造方法”的韩国专利申请N0.10-2014-0024458的优先权，该申请在此整体作为参考结合到本申请中。
技术领域
[0003]本发明涉及一种嵌入式板及其制造方法。
【背景技术】
[0004]随着对多功能、小巧、纤薄的移动电话和用于信息技术(IT)的电子器件需求的提升，需要一种能够将诸如集成电路(IC)、半导体片(semiconductor chip)、有源器件和无源器件等电子元件嵌入板以满足工艺要求的技术。目前，已研发出通过多种方式将元件嵌入板的工艺。
[0005]根据一般的元件嵌入式板，在板的绝缘层内形成腔，并将电子元件，例如各种器件、集成电路(ICs)和半导体片嵌入到所述腔内。接着，将粘合树脂，例如预浸料施覆在所述腔内和绝缘层上，以使所述电子元件嵌入到绝缘层内。如上所述，通过施覆粘合树脂就可以固定电子元件，并形成了绝缘层。
[0006][现有技术文件]
[0007][专利文件]
[0008](专利文件I)美国专利N0.7886433
【发明内容】
[0009]本发明致力于提供一种能够提高电特性的嵌入式板及其制造方法。
[0010]进一步，本发明致力于通过去除不必要的电路层来提供一种厚度更小的嵌入式板及其制造方法。
[0011]此外,本发明致力于提供一种能方便实现精细线路(fine circuit)的嵌入式板及其制造方法。
[0012]另外，本发明致力于提供一种能减少次品率的嵌入式板及其制造方法。
[0013]根据本发明的一种优选实施方式，提供一种嵌入式板，该嵌入式板包括:外层绝缘层；电子器件，该电子器件设置在外层绝缘层内；外层电路层，该外层电路层形成为从所述外层绝缘层的一个表面上突出；第一通路(via)，该第一通路形成在外层绝缘层上，并将所述电子器件电连接于外层电路层；以及叠加层(building up layer),该叠加层形成在所述外层绝缘层的另一个表面上，并包括叠加绝缘层和叠加电路层。
[0014]所述叠加电路层形成为多层。
[0015]多层叠加电路层中的一层形成为从叠加绝缘层的一个表面上突出，多层叠加电路层的其它层形成为嵌入在叠加绝缘层的另一个表面。
[0016]所述嵌入式板还可包括:第二通路，该第二通路形成在外层绝缘层上，并将外层电路层电连接于叠加电路层。
[0017]所述嵌入式板还可包括:第一金属柱，该第一金属柱形成在外层绝缘层上，并将外层电路层电连接于叠加电路层。
[0018]所述嵌入式板还可包括:第二金属柱，该第二金属柱形成在叠加电路层的一个表面上；以及第三通路，该第三通路形成在所述第二金属柱的一个表面上，并将第二金属柱电连接于外层电路层。
[0019]所述嵌入式板还可包括:保护层，该保护层形成在所述外层电路层和所述外层绝缘层的一个表面和所述叠加层的另一个表面上。
[0020]所述保护层可以由阻焊剂形成。
[0021 ] 所述嵌入式板还包括粘合层，该粘合层形成在电子器件和叠加层之间。
[0022]根据本发明的另一优选实施方式，提供一种制造嵌入式板的方法，该方法包括:制造承载件(carrier member);在承载件的一个表面或两个表面上形成叠加层,该叠加层包括叠加电路层和叠加绝缘层；将电子器件设置在叠加层的一个表面上；在叠加层的一个表面上形成外层绝缘层以包埋电子器件；在外层绝缘层上形成外层电路层和将所述外层电路层电连接于所述电子器件的第一通路；以及移除承载件。
[0023]在形成叠加层时，可以将叠加电路层形成为多层。
[0024]在形成叠加层时，可以多层叠加电路层中的一层形成为从叠加绝缘层的一个表面上突出，多层叠加电路层的其它层形成为嵌入在叠加绝缘层的另一个表面。
[0025]设置所述电子器件可以包括在所述电子器件和所述叠加层之间形成粘合层。
[0026]形成所述外层电路层和第一通路可以包括，形成贯穿外层绝缘层的第二通路，从而将外层电路层电连接于叠加电路层。
[0027]本发明的方法还可以包括:在形成叠加层之后，在叠加电路层的一个表面上形成金属柱。
[0028]在形成外层绝缘层时，外层绝缘层可以形成为将金属柱的一个表面暴露在外部。
[0029]在形成外层电路层和第一通路时，外层电路层粘结于金属柱的暴露在外部的一个表面上。
[0030]在形成外层绝缘层时，可以将外层绝缘层形成为包埋金属柱。
[0031 ] 形成所述外层电路层和第一通路还可以包括在外层绝缘层内形成第三通路，以将外层电路层电连接于金属柱。
[0032]本发明的方法还可以包括:移除承载件后，在外层电路层和外侧绝缘层的一个表面上以及叠加层的另一个表面上形成保护层。
[0033]所述保护层可以用阻焊剂形成。
【附图说明】
[0034]从以下结合附图的详细描述，可以更清晰地理解上述本发明的上述和其他目的、特征和优点，附图中:
[0035]图1是显示根据本发明第一优选实施方式的嵌入式板的示例性视图；
[0036]图2-图9是显示制造根据本发明第一优选实施方式的嵌入式板的方法的示例性视图；
[0037]图10是显示根据本发明第二优选实施方式的嵌入式板的示例性视图；
[0038]图11-图17是显示制造根据本发明第二优选实施方式的嵌入式板的方法的示例性视图；
[0039]图18是显示根据本发明第三优选实施方式的嵌入式板的示例性视图；以及
[0040]图19-图25是显示制造根据本发明第三优选实施方式的嵌入式板的方法的示例性视图。
【具体实施方式】
[0041]通过下文结合附图对优选实施方式的详细描述，将能更清楚地理解本发明的目的、特征和优点。在全部附图中，相同的编号用于表示相同或类似的元件，并且省略对其的多余描述。另外，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”等用于将特定元件与其它元件区分，但该元件的结构不应被这些术语局限。除此之外，在本发明的描述中，当确定对相关技术的详细描述将模糊本发明的主旨时，将省略对其的描述。
[0042]下面，将结合附图详细描述本发明的优选实施方式。
[0043]第一优选实施方式
[0044]图1是显示根据本发明第一优选实施方式的嵌入式板的示例性视图。
[0045]参见图1，根据本发明的第一优选实施方式的嵌入式板100可以包括外层绝缘层140、电子器件120、外层电路层170、第一通路161、第二通路165、叠加层(build uplayer) 110、粘合层130、第一保护层181和第二保护层185。
[0046]根据本发明的优选实施方式，外层绝缘层140通常可以由用作层间绝缘材料的复合聚合物树脂制成。例如，外层绝缘层140可以由环氧系树脂(如预浸材料、干膜式增层膜(ajinomoto build up film,ABF)、FR_4和双马来酸亚胺三嗪(bismaleimide triazine,BT)等)制成。但是，根据本发明的优选实施方式，形成外层绝缘层140的材料并不限于此。根据本发明优选实施方式的外层绝缘层140可以选自电路板领域中公知的绝缘材料。根据本发明优选实施方式的外层绝缘层140的厚度可以大于设置在外层绝缘层140中的电子器件120的厚度。
[0047]根据本发明的优选实施方式，电子器件120可设置在外层绝缘层140的内部。电子器件120可以是任意的有源器件和无源器件。举例来说，电子器件120可以是多层陶瓷电容器(MLCC)。
[0048]根据本发明的优选实施方式，外层电路层170可形成在外层绝缘层140的一个表面上，且该外层电路层170可形成为从所述外层绝缘层140的所述一个表面突出。例如，夕卜层电路层170可以由铜(Cu)制成。但形成外层电路层170的材料并不限于铜。也就是说，电路板领域内用作电路的导电材料的任何材料都可应用于外层电路层170，而不受任何限制。
[0049]根据本发明的优选实施方式，外层绝缘层140内可设置有第一通路161。第一通路161的一个面可粘结于外层电路层170，第一通路161的另一个面可粘结于电子器件120。外层电路层170通过第一通路161与电子器件120电连接。
[0050]根据本发明的优选实施方式的嵌入式板100中，电子器件120可以仅通过第一通路161与外层电路层170连接。因此，电子器件120与外层电路层170之间的电气通路变短，从而可提高信号传输效率。
[0051]根据本发明的优选实施方式，外层绝缘层140内可设置有第二通路165。第二通路165的一个面粘结于外层电路层170，第二通路165的另一个面粘结于第二叠加电路层(build up circuit layer) 115上。即，外层电路层170通过第二通路165与第二叠加电路层115电连接。
[0052]本发明的优选实施方式示例性描述了嵌入式板100形成有第一通路161和第二通路165，但并不限于此。也就是说，根据本领域技术人员的选择，嵌入式板100可形成有第一通路161和第二通路165中的任一者，或者在嵌入式板100的其它位置还可形成通路。
[0053]根据本发明的优选实施方式，外层绝缘层140的另一个表面上可形成叠加层110。根据本发明的优选实施方式，叠加层110可以包括叠加绝缘层113和叠加电路层。
[0054]叠加绝缘层113通常可以由用作层间绝缘材料的复合聚合物树脂制成。例如，叠加绝缘层113可以由环氧系树脂(如预浸材料、干膜式增层膜(ABF)、FR-4和双马来酰亚胺三嗪(BT))制成。但根据本发明的优选实施方式，形成叠加绝缘层113的材料并不限于此。根据本发明的优选实施方式的叠加绝缘层113可以是选自电路板领域中公知的绝缘材料。
[0055]叠加电路层可以由铜(Cu)制成。但是，形成叠加电路层180的材料并不限于铜。也就是，电路板领域内用作电路的导电材料的任何材料可以用于叠加电路层180，而不受任何限制。
[0056]根据本发明的优选实施方式，叠加电路层可以多层的方式形成。
[0057]为了方便理解，本发明的优选实施方式将描述为:在叠加绝缘层113的一个面上形成叠加电路层以作为第二叠加电路层115，并在叠加绝缘层113的另一个面上形成叠加电路层以作为第一叠加电路层111。图1图示了三层形式的叠加电路层，但本发明的优选实施方式不限于此。也就是，根据本领域技术人员的选择，叠加电路层可形成为单层或多层。
[0058]根据本发明的优选实施方式，第二叠加电路层115可以形成为从叠